PATENT ABSTRACTS OF JAPAN

(11)Publication number: 07-191624

(43)Date of publication of application: 28.07.1995

(51)Int.Cl. G09G 3/20

G02F 1/133 G09G 3/36 H04N 5/66

(21)Application number: 05-331705 (71)Applicant: NEC CORP

(22)Date of filing: 27.12.1993 (72)Inventor: KITAMURA KENTARO

(54) DATA DRIVER OF MATRIX DISPLAY DEVICE

(57)Abstract:

PURPOSE: To switch sampling timing fast and stably by providing a sampling switching circuit which switches the sampling signal output and sampling start pulse signal output of shift registers.

CONSTITUTION: This data driver is equipped with the sampling switching circuit TF which switches sampling signal outputs of shift registers RR1-SRn with a sampling switching signal aynchronous with a clock signal and switches the sampling timing of sample holding circuits BF1-BFn to sequential or simultaneous sampling as a control circuit which generates sampling timing sequentially or simultaneously. Display data are outputted to data buses Q1—Qn of the data driver by the sequential or simultaneous sampling system. The sampling switching circuit TF is constituted by using a switch circuit, such as an analog switch and a transfer gate, which includes a

combination of a P channel and an N channel transistor.

LEGAL STATUS [Date of request for examination] 16.03.1995

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 2827867

[Date of registration] 18.09.1998

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

* NOTICES *

JPO and INPIT are not responsible for any

damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2 **** shows the word which can not be translated.

3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] It faces impressing a data electrical potential difference to said data bus of the matrix display panel which intersected perpendicularly and has arranged the data bus and the scanning bus. The shift register which carries out the sequential shift of the inputted sampling start pulse according to a clock signal, and outputs a sampling signal, The sample hold circuit which samples an indicative data corresponding to said data bus, and outputs said data electrical potential difference, In the data driver of a matrix indicating equipment which has the control circuit which generates sampling timing sequential or simultaneous By inputting the sampling change-over signal which does not synchronize with a clock signal, and switching the sampling signal output of said shift register The data driver of the matrix indicating equipment characterized by

having the sampling change-over circuit which switches the sampling timing in said sample hold circuit to any of sequential or a simultaneous sampling they are.

[Claim 2] It faces impressing a data electrical potential difference to said data bus of the matrix display panel which intersected perpendicularly and has arranged the data bus and the scanning bus. The shift register which carries out the sequential shift of the inputted sampling start pulse according to a clock signal, and outputs a sampling signal. The sample hold circuit which samples an indicative data corresponding to said data bus, and outputs said data electrical potential difference. In the data driver of a matrix indicating equipment which has the control circuit which generates sampling timing sequential or simultaneous By inputting the sampling change-over signal which does not synchronize with a clock signal, and switching the output of the sampling start pulse which shifts the sampling signal output of said shift register, and said shift register The data driver of the matrix indicating equipment characterized by having the sampling change-over circuit which switches sampling timing to either sequential or a simultaneous sampling.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Industrial Application] Especially this invention relates to the data driver of a matrix indicating equipment applicable to any sampling method of a sequential sampling and a simultaneous sampling about the data driver of a matrix indicating equipment.

[0002]

[Description of the Prior Art] In the data driver for impressing a data electrical potential difference to the matrix indicating equipment which intersected perpendicularly and has arranged the data bus and the scanning bus The conventional data driver applicable to any sampling method of a sequential sampling and a simultaneous sampling The shift registers SR1-SRn which carry out the sequential shift of the inputted sampling start pulse SP according to a clock signal CLK, and output the sampling signals S1-Sn as shown in drawing 6, The sample hold circuits BF1-BFn which sample the indicative-data signals R, G, and B corresponding to said data buses Q1-Qn, and output said data signal electrical potential difference to data buses Q1-Qn, The sampling signals S1-Sn and control signal EN which are outputted from said shift registers SR1-SRn are inputted. It has the timing selection circuitty which outputs sampling signal S1' which reaches one by one and has which simultaneous sampling timing - Sn' and which consists of the logic gates G1-Qn, such as an AND gate and a latch circuit, and is constituted (for example, JP,2-74990,A).

[0003] Next, actuation of said conventional data driver is explained. The conventional data driver reaches one by one, and drawing 7 and drawing 8 are the timing charts of the sampling signals S1-Sn corresponding to a simultaneous sampling method. As shown in drawing 7, when a control signal EN and the sampling start pulse SP are inputted, the sampling start pulse SP shifts shift registers SR1-SRn according to a clock signal CLK, and the sampling signals S1-Sn are outputted from shift registers SR1-SRn. The outputted sampling signals S1-Sn are inputted into the logic gates G1-Gn which constitute the timing selection circuitry. Since a control signal EN is "H" level then, the sampling signals S1-Sn are transmitted to sample hold circuits BF1-BFn to timing as it is, carry out the sequential sampling of the indicative-data signals R. G. and B to the timing of sampling signal S1' - Sn', and output them to data buses Q1-Qn. However, when the control pulse signal EN which has a fixed period as shown in drawing 8 is inputted and the sampling start pulse signal SP which moreover has the width of face for three periods of a clock signal CLK is inputted, from shift registers SR1-SRn, the sampling signals S1-Sn which have the width of face for three periods of a clock signal CLK are outputted, the signal inputs into the logic gates G1-Gn of a timing selection circuitry -- having -- in addition -- and sampling signal S1 '-Sn' signal is simultaneously outputted [the period of "H" level] for the control pulse signal EN 3 **s, outputting -- having had -- a sampling -- a signal -- S -- one --'--S--two--'--S--three--'--S4--'--S--five--'--S--six--'-etc. -- simultaneous -- a sample hold circuit -- BF -- one - BFn -- a circuit -transmitting -- having -- 3 ** of the indicative-data signals R, G, and B -- a simultaneous sampling -- carrying out -- data buses Q1-Qn -- outputting . Thus, by changing the pulse width of the sampling start pulse signal SP, or using the original pulse signal which synchronized with the clock signal CLK as a control signal EN, the conventional data driver reached one by one, and had chosen which sampling timing of a simultaneous sampling.

[0004]

[Problem(s) to be Solved by the Invention] In this conventional data driver, since it was necessary to change the pulse width of a sampling start pulse, and to input the original control pulse signal which synchronized with the clock signal as a control signal in case a sampling method is chosen, there was a trouble that the external circumference circuit for generating those signals became complicated. Moreover, when the synchronization of a control signal and a clock signal shifted at the time of a simultaneous sampling, since the width of face of the sampling signal outputted from a timing selection circuitry may have varied or a sampling signal may have been outputted simultaneously 4 **s, there was a trouble that an indicative-data signal could not be sampled to accuracy.

[0005] In case the object of this invention impresses a data electrical potential difference to said data bus of the matrix display panel which intersected

perpendicularly and has arranged the data bus and the scanning bus The shift register which carries out the sequential shift of the inputted sampling start pulse according to a clock signal, and outputs a sampling signal. The sample hold circuit which samples an indicative data corresponding to said data bus, and outputs said data electrical potential difference, As a control circuit which generates sampling timing sequential or simultaneous, with the sampling change—over signal which does not synchronize with a clock signal It is offering the data driver of a matrix indicating equipment which has the sampling change—over circuit which switches sampling timing [in / for the sampling signal output of said shift register / a change and said sample hold circuit] to any of sequential or a simultaneous sampling their being.

[0006]

[Means for Solving the Problem] The data driver of a matrix indicating equipment is faced impressing a data electrical potential difference to said data bus of the matrix display panel which intersected perpendicularly and has arranged the data bus and the scanning bus. The shift register which carries out the sequential shift of the inputted sampling start pulse according to a clock signal, and outputs a sampling signal, The sample hold circuit which samples an indicative data corresponding to said data bus, and outputs said data electrical potential difference. In the data driver of a matrix indicating equipment which has the control circuit which generates sampling timing sequential or simultaneous By inputting the sampling change—over signal which does not synchronize with a clock signal, and switching the sampling signal output of said shift register The data driver of a matrix indicating equipment which has the sampling change—over circuit which switches the sampling timing in said sample hold circuit to any of sequential or a simultaneous sampling they are.

[0007] Furthermore, the data driver of a matrix indicating equipment which has the sampling change—over circuit which switches sampling timing to either sequential or a simultaneous sampling by inputting the sampling change—over signal which does not synchronize with a clock signal in the data driver of said matrix indicating equipment, and switching the output of the sampling start pulse which shifts the sampling signal output of said shift register, and said shift register.

[8000]

[Function] it is one by one about sampling timing — it is — it is one by one as a control circuit generated simultaneously by the sampling change-over signal which does not synchronize with a clock signal about sampling timing [in / for the sampling signal output of said shift register / a change and said sample hold circuit] — it is — since it has the sampling change-over circuit switched to any of a simultaneous sampling they are, an indicative data is outputted to the data bus of said data driver with the sampling method of a sequential sampling or a simultaneous sampling.

[0009] Moreover, since it has the sampling change-over circuit which switches sampling timing [in / for the output of the sampling start pulse which shifts the

sampling signal output of said shift register, and said shift register / a change and said sample hold circuit] to any of sequential or a simultaneous sampling they are with the sampling change-over signal which does not synchronize with a clock signal, an indicative data is outputted to the data bus of said data driver by the sampling method of a sequential sampling or a simultaneous sampling.

[0010]

[Example] Next, the data driver of the matrix indicating equipment of this invention is explained with reference to a drawing. The timing chart in the sequential sampling of the example the circuit diagram of the 1st example of the data driver of the matrix indicating equipment of this invention and $\frac{1}{2}$ were indicated in the circuit diagram of the 2nd example of the matrix indicating-equipment data driver of this invention, and $\frac{1}{2}$ indicated $\frac{1}{2}$ to be to $\frac{1}{2}$ the timing chart in the simultaneous sampling of the example which showed $\frac{1}{2}$ are the timing charts in the simultaneous sampling of the example shown in drawing 2.

[0011] The data driver of the 1st example of this invention carries out the sequential shift of the inputted sampling start pulse SP in drawing 1 according to a clock signal CLK. Stand going up of a clock signal CLK and the shift registers SR1-SRn which output the sampling signals S1-Sn in falling, The sample hold circuits BF1-BFn which sample the indicative-data signals R, G, and B corresponding to data buses Q1-Qn, and output a data signal electrical potential difference to data buses Q1-Qn, The sampling signals S1-Sn and the sampling change-over signal TFS which were outputted from said shift registers SR1-SRn are inputted. The sampling change-over circuit TF which outputs sampling signal S1' which reaches one by one and has which sampling timing of a simultaneous sampling - Sn' Outputted sampling signal S1' - Sn' have and consist of sampling change-over circuits TF in the level shift circuits LS1-LSn which carry out a level conversion and which are transmitted to sample hold circuits BF1-BFn. The sampling change-over circuit TF is constituted using switching circuits which assorted the P channel transistor and the N channel transistor, such as an analog switch and the transfer gate, and if the sampling change-over signal TFS of "L" level or "H" level is inputted, it has the function which a switching circuit ASWA1 - SWAn, and a switching circuit BSWB1 - SWBn turn on and turn off.

[0012] When the sampling change-over signal TFS of "H" level is inputted into the sampling change-over circuit TF, a switching circuit ASWA1 - SWAn serve as ON, and a switching circuit BSWB1 - SWBn become off. At this time, the sampling signals S1-Sn outputted from shift registers SR1-SRn as shown in <u>drawing 3</u> are inputted into the sampling change-over circuit TF, and are transmitted to sample hold circuits BF1-BFn as sampling signal S1' - Sn' through the level shift circuits LS1-LSn to timing as it is. Sample hold circuits BF1-BFn carry out the sequential sampling of the indicative-data signals R, G, and B to the timing of sampling signal S1' - Sn', and

output them to data buses Q1-Qn. However, when the sampling change-over signal TFS of "L" level is inputted into the sampling change-over circuit TF, Although the same sampling signals S1-Sn as drawing 3 are outputted from shift registers SR1-SRn and it is inputted into the sampling change-over circuit TF as a switching circuit ASWA1 - SWAn become off, a switching circuit BSWB1 - SWBn serve as ON and it is shown in drawing 4 S2, S5 and S8 from the sampling change-over circuit TF, and ... S3n-1 Sampling signal S1 '-Sn' signal is simultaneously outputted 3 **s to the same timing as a signal. Outputted sampling signal S1' - Sn' are transmitted to sample hold circuits BF1-BFn through the level shift circuits LS1-LSn, and sample hold circuits BF1-BFn sample the indicative-data signals R. G. and B simultaneously 3 **s, and output them to data buses Q1-Qn. Thus, the data driver of a change and the matrix indicating equipment which reaches one by one and can be applied to any sampling method of a simultaneous sampling can realize the sampling signal S1 of shift registers SR1-SRn - Sn output by inputting into the sampling change-over circuit TF the sampling change-over signal TFS of "H" level which does not synchronize with a clock signal CLK, or "L" level.

[0013] In <u>drawing 2</u> which shows the 2nd example of this invention, a data driver is set in the sampling change-over circuit TF of the 1st example. When the sampling change-over signal TFS which does not synchronize with a clock signal CLK is inputted, the sampling signals S1-Sn from shift registers SR1-SRn and shift registers SR2, SR4, and SR6, and ... by switching the sampling start pulse SP from SR2n The sampling change-over circuit TF which reaches one by one and is switched to which sampling method of a simultaneous sampling is formed, and it is constituted.

[0014] In drawing 5, if the sampling change-over signal TFS of "H" level is inputted into the sampling change-over circuit TF, it will switch to the same sequential sampling method as the 1st example shown in said drawing 3. however -- a sampling -- a change-over -- a circuit -- TF -- "-- L -- " -- level -- a sampling -- a change-over -- a signal -- TFS -- inputting -- having -- if -- a shift register -- SR -- one - SRn -- from -- a sampling -- a signal -- S -- one - Sn -- and -- a sampling -- a start pulse -- a signal -- SP -- switching -- drawing 5 -- being shown -- as -a sampling -- a signal -- S -- one -- ' -- Sn -- ' -- a level shift -- a circuit -- LS -- one -- - LSn -- minding -- a sample hold circuit -- BF -- one - BFn -transmitting -- having -- a simultaneous sampling method 3 times the sampling speed of the 1st example -- switching. Thus, the data driver of a change and the matrix indicating equipment which reaches one by one and can be applied to any sampling method of a simultaneous sampling can realize the sampling signals S1-Sn of shift registers SR1-SRn, and the sampling start pulse signal SP by inputting into the sampling change-over circuit TF the sampling change-over signal TFS of "H" level which does not synchronize with a clock signal CLK, or "L" level like the 1st example. [0015]

[Effect of the Invention] As explained above, this invention By having the sampling change-over circuit which switches the sampling signal output of a shift register, and a sampling start pulse signal output by inputting the sampling change-over signal of "H" level which does not synchronize with a clock signal, or "L" level Without changing the pulse width of the sampling start pulse signal added to a shift register Moreover, it has the effectiveness that it can reach one by one and the sampling timing of a sample hold circuit can be switched to a high speed and stability at any timing of a simultaneous sampling, without adding the original control pulse signal which synchronized with the clock signal to a sampling change-over circuit.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] The circuit diagram of the 1st example of the data driver of the matrix indicating equipment of this invention.

[Drawing 2] The circuit diagram of the 2nd example of the data driver of the matrix indicating equipment of this invention.

[Drawing 3] The timing chart in the sequential sampling of the example shown in drawing 1.

 $[\underline{\text{Drawing 4}}]$ The timing chart in the simultaneous sampling of the example shown in drawing 1.

 $[\underline{\text{Drawing 5}}]$ The timing chart in the simultaneous sampling of the example shown in drawing 2 .

[Drawing 6] The circuit diagram of the conventional example.

[Drawing 7] The timing chart in the sequential sampling of the conventional example.

[Drawing 8] The timing chart in the simultaneous sampling of the conventional example.

[Description of Notations]

SR1-SRn Shift register

SP Sampling start pulse

CLK Clock signal

S1-Sn Sampling signal

 $\mathrm{S1'}$ - $\mathrm{Sn'}$ Sampling signal by which timing selection or a sampling change was carried out

Q1-Qn Data bus

TFS Sampling change-over signal

TF Sampling change-over circuit

SWA1 - SWAn Switching circuit A

SWB1 - SWBn Switching circuit B

LS1-LSn Level shift circuit

BF1-BFn Sample hold circuit

G1-Gn Logic gate

R, G, B Indicative-data signal

(11) 特許出屬公開番号

特開平7-191624

(43)公開日 平成7年(1995)7月28日


(51) Int.Cl. ⁶		歲別記号	庁内整理番号	FΙ	技術表示箇所
G 0 9 G	3/20	R	9378-5G		
G02F	1/133	505			
G09G	3/36				
H 0 4 N	5/66	В			

		審査請求 有 請求項の数2 OL (全 7 頁)
(21)出願番号	特顧平5-331705	(71)出願人 000004237 日本電気株式会社
(22)出順日	平成5年(1993)12月27日	東京都港区芝五丁目7番1号
		(72)発明者 北村 謙太郎 東京都港区芝五丁目7番1号 日本電気券 式会社内
		(74)代理人 弁理士 若林 忠

(54) 【発明の名称】 マトリックス表示装置のデータドライバ 【目的】 データパスとスキャンパスとを直交して配置

(57)【要約】

したマトリックス表示装置のデータドライバにおいて、 順次サンプリングと同時サンプリングの何れのサンプリ ング方式にも適用できるデータドライパを実現する。 【構成】 サンプリングスタートパルス信号を順次シフ トし、サンプリング信号を出力するシフトレジスタと、 表示データ信号をサンプリングしデータバスに出力する サンプルホールド回路と、サンプリング信号をレベル変 換してサンプルホールド回路に伝達するレベルシフト回 路と、クロック信号に同期しないHあるいはLレベルの サンプリング切換信号を入力することにより、前記シフ トレジスタからのサンプリング信号出力を切り換え、サ ンプリング方式を順次サンプリングおよび同時サンプリ ングの何れかに切り換えるサンプリング切換回路を備え て構成されている。



【特許請求の範囲】

【請求項1】 データバスとスキャンバスとを直交して 配置したマトリックス表示パネルの前記データバスにデ クタ電圧を加加するに際し、入力されたサンプリングス タートパルスをクロック信号に従って順次シフトし、サ ンプリング信号を出力するシフトレジスタと、前記デ タバスに対応して表示データをサンブリングし、前記デ 一夕電圧を出力するサンブルホールド回路と、サンプリ ングタイミングを順次あるいは同時に発生させる制御回 路を有するマトリックス表示装置のデータドライバにお いて、

クロック信号と同期しないサンプリング切換信号を入力 し、前記シフトレジスタのサンプリング信号出力を切換 えることにより、前記サンプルホールド回路におけるサ ンプリングタイミングを順次あるいは同時サンプリング の何れかに切換えるサンプリング切換回路を有すること を特徴とするマトリックス表示装置のデータドライバ。 【請求項2】 データパスとスキャンバスとを直交して 配置したマトリックス表示パネルの前記データバスにデ ータ電圧を印加するに際し、入力されたサンプリングス タートパルスをクロック信号に従って順次シフトし、サ ンプリング信号を出力するシフトレジスタと、前記デー タバスに対応して表示データをサンプリングし、前記デ ータ電圧を出力するサンプルホールド回路と、サンプリ ングタイミングを順次あるいは同時に発生させる制御回 路を有するマトリックス表示装置のデータドライバにお いて

クロック信号と同期しないサンプリング切換信号を入力 し、前記シフトレジスタのサンプリング信号出力および 前記シフトレジスタをシフトするサンプリングスタート バルスの出力を切換えることにより、サンプリングタイ ミングを順次あるいは同時サンプリングのいずれかに切 換えるサンプリング切換回路を有することを特徴とする マトリックス変示装置のデータドライバ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はマトリックス表示装置の データドライバに関し、特に順次サンプリングと同時サ ンプリングのいずれのサンプリング方式にも適用できる マトリックス表示装置のデータドライバに関する。

[0002]

プリングし、前記データ信号電圧をデータパス Q_1 ~ Q_n に出力するサンプルホールド回路 BF_1 ~ BF_n と、前記 シフトレジスタ SF_1 ~ SF_n % から出力されるサンプリン グ信号 S_1 ~ SF_n % から出力されるサンプリング信号 S_1 ~ SF_n 7リング信号 S_1 7リング S_1 7リング信号 S_1 7リング信号 S_1 7リング信号 S_1 7リング S_1 7

【0003】次に、従来の前記データドライバの動作に ついて説明する。図7および図8は、従来のデータドラ イバの順次および同時サンプリング方式に対応したサン プリング信号S₁~S_nのタイミングチャートである。図 7に示すように制御信号 ENおよびサンプリングスター トパルスSPが入力された場合。サンプリングスタート パルスSPはクロック信号CLKに従って、シフトレジ スタSR,~SR,をシフトし、シフトレジスタSR,~ SRnからサンプリング信号S1~Snが出力される。出 力されたサンプリング信号S1~Snはタイミング選択回 路を構成している論理ゲートG,~G。に入力される。そ の時、制御信号ENが「H」レベルであるため、サンプ リング信号S、~S。はそのままのタイミングでサンプル ホールド回路BF,~BF。に伝達され、サンプリング信 号 S_1 ' ~ S_n ' のタイミングで表示データ信号R、 G、Bを順次サンプリングし、データバスO,~O。に出 力する。ところが、図8に示すような一定の周期を有す る制御パルス信号ENを入力し、しかもクロック信号C LKの3周期分の幅を有するサンプリングスタートパル ス信号SPを入力した場合、シフトレジスタSR,~S R.からはクロック信号CLKの3周期分の幅を有する サンプリング信号S1~Snが出力される。その信号がタ イミング選択回路の論理ゲートG₁~G_nに入力され、な おかつ制御パルス信号ENが「H」レベルの期間のみサ ンプリング信号 S_1 ' $\sim S_n$ ' 信号が 3 っ同時に出力さ れる。出力されたサンプリング信号 S,'、S,'、S 3 ' や S₄ ' 、 S₅ ' 、 S₆ ' 等が同時にサンプルホー ルド回路BF,~BF。回路に伝達され、表示データ信号 R、G、Bの3っを同時サンプリングし、データパスQ ,~O_に出力する。このように、従来のデータドライバ はサンプリングスタートパルス信号SPのパルス幅を変 化させたり、制御信号ENとしてクロック信号CLKに 同期した独自のパルス信号を用いることにより順次およ び同時サンプリングの何れかのサンプリングタイミング を選択していた。

[0004]

【発明が解決しようとする課題】この従来のデータドラ イバでは、サンプリング方式を選択する際、サンプリン グスタートバルスのパルス値を変化させたり、また判卸 信号としてクロック信号と同期した独自の制御パルス信 号を入力する必要があるため、それらの信号を発生する ための外部周辺回路が複雑になるという問題点があった。また、同時サンプリンプ時に制御信号とクロック信 今回同期がずれた場合、タイミング選択回路から出力されるサンプリング信号の幅がばらついたり、サンプリング信号が4 つ同時に出力される可能性があるため表示データ信号を正確にサンブリングできないという問題点があった。

【0005】本発明の目的はデータバスとスキャンパス とを直交して配置したマトリックス表示パネルの前記データバスとデータ電圧を旬加する際に、入力されたサンプリングスタートパルスをクロック信号に従って順次シフトし、サンプリング信号を出力するサンプルホールド回路と、サンプリングなイミングを順次あるいは同時に発生させる制御回路として、クロック信号と同期しないサンプリングり財免信号によい。前記シフトレジスタのサンプリングの耐入の場合と、前記・フトレジスタのサンプリングの野会号により、前記・フトレジスタのサンプリングの野会号により、前記・フトレジスタのサンプリングの野会の大力で表示と変を表示といる。

[0006]

【課題を解決するための手段】マトリックス表示装置の データドライバは、データバスとスキャンバスとを直交 して配置したマトリックス表示パネルの前記データバス にデータ電圧を印加するに際し、入力されたサンプリン グスタートパルスをクロック信号に従って順次シフト し、サンプリング信号を出力するシフトレジスタと、前 紀データバスに対応して表示データをサンプリングし、 前記データ電圧を出力するサンプルホールド回路と、サ ンプリングタイミングを順次あるいは同時に発生させる 制御回路を有するマトリックス表示装置のデータドライ バにおいて、クロック信号と同期しないサンプリング切 換信号を入力し、前記シフトレジスタのサンプリング信 号出力を切換えることにより、前記サンプルホールド回 路におけるサンプリングタイミングを順次あるいは同時 サンプリングの何れかに切換えるサンプリング切換回路 を有するマトリックス表示装置のデータドライバ。

【0007】更に、前記マトリックス表示装置のデータドライバにおいて、クロック信号と同期しないサンプリング切換信号を入力し、前記シフトレジスタのサンプリング信号出力および前記シフトレジスタをシフトするサンプリングスタートバルスの出力を切換えることにより、サンプングタイミングを順次あるいは同時サンプリングのいずれかに切換えるセンブリングのいずれかに切換えるサンプリング切換回路を有するマトリックス表示装置のデータドライパ。

[0008]

【作用】サンプリングタイミングを順次あるいは同時に 発生させる制御回路として、クロック信号と同期しない サンプリング切換信号により、前記シフトレジスタのサンプリング号出力を切換え、前記サンプルホールド回 路におけるサンプリングタイミングを順次あるいは同時 サンプリングの何れかに切換えるサンプリング切換回路 を有するので、順次サンプリングあるいは同時サンプリ ングのサンプリング方式で表示データを前記データドラ イバのデータバスに出力する。

【0009】また、クロック信号と同期しないサンプリング切換信号により、前記シフトレジスタのサンプリングの機信号により、前記シフトレジスタをシフトするサンプリングスタートがいるの出力を切換え、前記サンプルホールド回路におけるサンプリングタイミングを順次あるいは同時サンプリングの例の何れかに切換えるサンプリング切換回路を有するので、順次サンプリングあるいは同時サンプリングのサンプリング方式で表示データを前記データドライバのデータバスに出力する。

[0010]

【実施例】次に本発明のマトリックス表示装置のデータドライバについて図面を参照して説明する。図 1 は本発明のマトリックス表示装置のデータドライバの第 1 の実施例の回路図、図 2 は本発明のマトリックス表示装置データドライバの第 2 の実施例の回路図、図 3 は図 1 にテレた実施例の順次サンプリングにおけるタイミングチャート、図 4 は図 1 に示した実施例の同時サンブリングにおけるタイミングチャート、図 5 は図 2 に示した実施例の同時サンブリングにおけるタイミングチャート、図 5 は図 2 に示した実施例の同時サンブリングにおけるタイミングチャートである。

【0011】本発明の第1の実施例のデータドライバ は、図1において、入力されたサンプリングスタートパ ルスSPをクロック信号CLKに従って順次シフトし、 クロック信号CLKの立ち上りと立ち下がりでサンプリ ング信号S、~S。を出力するシフトレジスタSR、~S R_n と、データパス Q_1 ~ Q_n に対応して表示データ信号 R、G、Bをサンプリングし、データ信号電圧をデータ パス〇,~〇,に出力するサンプルホールド回路BF,~ BFnと、前記シフトレジスタSR1~SRnから出力さ れたサンプリング信号 S,~S,およびサンプリング切換 信号TFSを入力し、順次および同時サンプリングの何 れかのサンプリングタイミングを有するサンプリング信 号S、'~S。'を出力するサンプリング切換回路TF と、サンプリング切換回路TFから出力されたサンプリ ング信号 S, '~S,'をレベル変換してサンプルホー ルド回路BF,~BF。に伝達するレベルシフト回路LS 1~LSnを備えて構成されている。サンプリング切換回 路TFは、PチャネルトランジスタとNチャネルトラン ジスタとを抱き合わせたアナログスイッチやトランスフ アーゲート等のスイッチ回路を用いて構成されており、 「L | レベルあるいは「H | レベルのサンプリング切換 信号TFSが入力されると、スイッチ回路ASWA、~ SWA。およびスイッチ回路BSWB,~SWB。がオ

ン、オフする機能を有している。

【0012】サンプリング切換回路TFに「H」レベル のサンプリング切換信号TFSを入力した場合、スイッ チ回路 $ASWA_1 \sim SWA_n$ がオンとなり、スイッチ回路 $BSWB_1 \sim SWB_n$ がオフとなる。この時、図3に示す ようにシフトレジスタSR₁~SR_nから出力されたサン プリング信号S,~S,は、サンプリング切換回路TFに 入力され、そのままのタイミングでレベルシフト回路L $S_1 \sim L S_n$ を介してサンプリング信号 S_1 ' $\sim S_n$ ' と してサンプルホールド回路BF1~BFnに伝達される。 サンプルホールド回路BF₁~BF_nはサンプリング信号 S_1 '~ S_n 'のタイミングで表示データ信号 R、G、 Bを順次サンプリングし、データバスQ1~Qnに出力す る。ところが、サンプリング切換回路TFに「L」レベ ルのサンプリング切換信号TFSを入力した場合、スイ ッチ回路ASWA1~SWAnがオフとなり、スイッチ回 路BSWB、~SWB。がオンとなって、図4に示すよう に、シフトレジスタSR₁~SR_nからは図3と同じサン プリング信号 S₁~ S_nが出力されサンプリング切換回路 TFに入力されるが、サンプリング切換回路TFからは S₂、S₅、S₈、・・・S_{3n-1} 信号と同じタイミングで サンプリング信号 S,'~S。'信号が3っ同時に出力 される。出力されたサンプリング信号 S_1 ' $\sim S_n$ ' は レベルシフト回路LS、~LS。を介してサンプルホール ド回路BF1~BFnに伝達され、サンプルホールド回路 BF1~BFnは表示データ信号R、G、Bを3つ同時に サンプリングし、データバスQ₁~Q_nに出力する。この ように、サンプリング切換回路TFにクロック信号CL Kに同期しない「H」レベルあるいは「L」レベルのサ ンプリング切換信号TFSを入力することにより、シフ トレジスタSR₁~SR_nのサンプリング信号S₁~S_n出 力を切換え、順次および同時サンプリングの何れのサン プリング方式にも適用できるマトリックス表示装置のデ ータドライバが実現できる。

 $[00\,1\,3]$ 本発明の第2実施例を示す図2において、 データドライバは第1の実施例のサンプリング切換回路 TFにおいて、クロック信号 C. K と同期しないサンプ リング切換信号 T.F. Sを入力した時、シフトレジスタS R_1 ~ S.R. p S.P. p

[0014] 図5において、サンブリング切換回路TF に 「日」レベルのサンブリング切換信号TF Sを入力すると、前記図3に示した第1の実施例と同様の順次サンブリング方式に切り換わる。しかし、サンプリング切換信号TF Sが入力されると、シフトレジスタSR、CSR、からのサ

[0015]

【日の15】 【発卵の効果】以上説明したように本発明は、クロック信号と同期しない「H」レベルあるいは「L」レベルのサンプリング切換信号を入力することによりシフトレジスタのサンプリング信号出力およびサンプリングスタートバルス信号出力を切換えるサンプリング列数回路を有することにより、シフトレジスタに加えるサンプリングスタートバルス信号のがJNス幅を変化させることなく、またクロック信号と同期した場合の制御バルス信号をサンリングリ技向路に加えることなく、サンブルホールド回路のサンプリングタイミングを順次および同時サンプリングの何れのタイミングにも高速かつ安定に切換えることができるという効果を有する。

【図面の簡単な説明】

【図1】本発明のマトリックス表示装置のデータドライ バの第1の実施例の回路図。

「図2]本発明のマトリックス表示装置のデータドライ パの第2の事権例の回路図。

【図3】図1に示した実施例の順次サンプリングにおけるタイミングチャート。

るタイミングチャート。 【図4】図1に示した実施例の同時サンプリングにおけ るタイミングチャート。

【図5】図2に示した実施例の同時サンプリングにおけるタイミングチャート。

【図6】 従来例の同路図。

【図7】従来例の順次サンプリングにおけるタイミング

チャート。 【図8】従来例の同時サンプリングにおけるタイミング

【符号の説明】

チャート

SR,~SR。 シフトレジスタ


SP サンプリングスタートパルス

CLK クロック信号

 $S_1 \sim S_n$ サンプリング信号 S_1 ~ S_n ・ タイミング選択あるいはサンプリング切換えされたサンプリング信号

 $Q_1 \sim Q_n$ データパス TFFS サンプリング切換信号 TF サンプリング切換回路 SWA $_1 \sim$ SWA $_n$ スイッチ回路A SWB $_1 \sim$ SWB $_n$ スイッチ回路B L $S_1 \sim L$ S_n ν ベルシフト回路 B $F_1 \sim B$ F_n サンプルホールド回路 $G_1 \sim G_n$ 論理ゲート R 、G 、B 表示データ信号

[図1]



[図2]

